Обеспечение надежности физических систем: выявление мест возможного включения вредоносных подсхем (Trojan Circuits) в последовательностных схемах [Текст] / А. Ю. Матросова [и др.] // Известия вузов. Физика. - 2016. - Т. 59, № 8. - С. 140-147 : рис., табл. - Библиогр.: c. 147 (3 назв. ) . - ISSN 0021-3411
Рубрики: Вычислительная техника История вычислительной техники Кл.слова (ненормированные): STG-описание -- Trojan Circuits -- верификация схем -- вредоносные схемы -- логические схемы -- логические управляющие компоненты -- последовательностные схемы -- управляемость комбинационной схемы Аннотация: Надежность функционирования физических систем определяется надежностью составляющих их компонентов, в том числе логических управляющих компонентов. В связи с появлением возможности включения в логические схемы "вредоносных подсхем", разрушающих систему или обеспечивающих считывание в ней конфиденциальной информации, возникает необходимость в обнаружении таких подсхем, а затем, если возможно, нейтрализации их воздействия на систему. Предлагается метод определения множества полюсов последовательностных схем, "подозреваемых" на возможность включения в них вредоносных подсхем (Trojan Circuits). Метод основан на использовании вероятностных характеристик полюсов, вычисленных по комбинационной составляющей и рабочей области функционирования последовательностной схемы, а также на определении достижимости состояния из заданного множества без вычисления последовательности, обеспечивающей достижение состояния. Метод позволяет существенно сократить вычислительные затраты за счет использования операций над ROBDD-графами, в том числе над графами, зависящими только от внутренних переменных схемы. Предлагаемый подход, в отличие от традиционных, не требует предварительного моделирования последовательностной схемы, хотя и может быть использован совместно с моделированием. Этот подход может быть использован, когда вредоносные подсхемы не могут быть обнаружимы в процессе верификации схемы. Доп.точки доступа: Матросова, А. Ю.; Кириенко, И. Е.; Томков, В. В.; Мирютов, А. А. Нет сведений об экземплярах (Источник в БД не найден) |
Обнаружение ложных путей в последовательностных схемах [Текст] / А. Ю. Матросова [и др.] // Известия вузов. Физика. - 2017. - Т. 60, № 10. - С. 170-178 : рис. - Библиогр.: c. 177-178 (7 назв. ) . - ISSN 0021-3411
Рубрики: Радиоэлектроника Автоматика и телемеханика Кл.слова (ненормированные): ROBDD-граф -- неисправность задержки пути -- последовательностные схемы -- схемы с памятью -- эквивалентная нормальная форма Аннотация: Предлагается метод поиска ложных путей в схемах с памятью. В отличие от эвристических подходов, развиваемых зарубежными исследователями, разработан точный метод, основанный на использовании операций над ROBDD-графами, построенными по фрагментам комбинационной составляющей схемы с памятью. Метод позволяет выявить ложные пути в рамках ограничений на длину установочной последовательности и не требует построения комбинационных эквивалентов заданной длины. Обсуждаются возможности распространения предлагаемого подхода на схемы большей размерности. Доп.точки доступа: Матросова, А. Ю.; Андреева, В. В.; Чернышов, С. В.; Рожкова, С. В.; Кудин, Д. В. Нет сведений об экземплярах (Источник в БД не найден) |
Матросова, А. Ю. Построение тестовых пар для неисправностей задержек путей в логических схемах с использованием операций над ROBDD-графами [Текст] / А. Ю. Матросова, В. В. Андреева, Е. А. Николаева // Известия вузов. Физика. - 2018. - Т. 61, № 5. - С. 169-173 : рис. - Библиогр.: c. 173 (6 назв. ) . - ISSN 0021-3411
Рубрики: Вычислительная техника Блоки обработки данных Кл.слова (ненормированные): Reduced Ordered Binary Decision Diagram -- ROBDD-графы -- бинарные диаграммы решений -- задержки пути -- наборы тестовых пар -- последовательностные схемы -- робастно тестируемые неисправности -- тестовые пары векторов Аннотация: Предлагается метод поиска всех тестовых пар для робастно тестируемых неисправностей задержек пути. В зарубежных источниках обычно ограничиваются построением одной или нескольких тестовых пар, которые состоят из соседних наборов и компактно представляются в виде ROBDD-графа (Reduced Ordered Binary Decision Diagram). Получение множества всех тестовых пар дает возможность строить тестовые последовательности, обнаруживающие робастно тестируемые неисправности задержек путей в схемах с памятью без дополнительных аппаратурных затрат. Кроме того, имея множества тестовых пар, можно формировать компактные множества тестов для режима сканирования, ориентированные на снижение потребляемой мощности в процессе тестирования комбинационной составляющей схемы с памятью. Решение сводится к поиску булевой разности рассматриваемого пути. Булева разность находится путем выполнения операций над ROBDD-графами, характеризующимися полиномиальной сложностью, и представляется соответствующим ROBDD-графом. Доп.точки доступа: Андреева, В. В.; Николаева, Е. А. Нет сведений об экземплярах (Источник в БД не найден) |
Использование ROBDD-графов для тестирования задержек логических схем [Текст] / А. Ю. Матросова [и др.] // Известия вузов. Физика. - 2019. - Т. 62, № 5. - С. 86-94. - Библиогр.: с. 94 (9 назв. ) . - ISSN 0021-3411
Рубрики: Физика Математическая физика Теоретическая физика Кл.слова (ненормированные): ROBDD-графы -- комбинационные схемы -- логические схемы -- неисправности задержек путей -- ортогональные ДНФ -- последовательностные схемы -- робастно тестируемые неисправности задержек путей -- тестирование задержек логических схем -- эквивалентные нормальные формы Аннотация: С увеличением быстродействия интегральных схем и ростом уровня их интеграции возможно возникновение непредусмотренных емкостей, индуктивностей и т. д., приводящих к снижению расчетного быстродействия схемы. Эти дефекты не удается купировать физическими методами. Одним из основных средств анализа таких ситуаций является тестирование схем в рамках логических моделей неисправностей задержек путей. В данной работе исследуются возможности улучшения качества тестовых последовательностей, обнаруживающих неисправности задержек путей, связанные с использованием ROBDD (Reduced Ordered Binary Decision Diagrams) -графов, компактно представляющих все пары тестовых наборов для пути в схеме. Речь идет о парах соседних булевых векторов, отличающихся значением одной компоненты. Устанавливается, что использование таких ROBDD-графов позволяет существенно (более чем на 1/3) сокращать длину тестовой последовательности по сравнению с традиционными методами сканирования (ориентированными на эвристические подходы к получению тестовых пар) при одновременном улучшении качества тестирования. Под качеством тестирование здесь понимается обнаружение задержки каждого робастно тестируемого пути (полнота тестовой последовательности), снижение потребляемой при тестировании мощности и снижение пиковой потребляемой мощности для смежных наборов тестовой последовательности. Потребляемая мощность оценивается общим числом смен значений сигналов в пределах тестовой последовательности. Доп.точки доступа: Матросова, А. Ю.; Андреева, В. В.; Тычинский, В. З.; Гошин, Г. Г. Нет сведений об экземплярах (Источник в БД не найден) |